Aktualności

Dr Jianying Peng jest absolwentem Uniwersytetu Zhejiang i obecnie jest prezesem Xinlai Technology.Jest głównie odpowiedzialny za badania i rozwój oraz zarządzanie rynkiem procesorów RISC-V i innych powiązanych produktów.Posiada wieloletnie doświadczenie zawodowe związane z projektowaniem procesorów.Wcześniej była starszym kierownikiem ds. Badań i rozwoju procesora Synopsys ARC, założyła centrum badawczo-rozwojowe ARC China oraz kierownik działu R&D w Marvel ARM CPU.

1. Jakie są główne czynniki do rozważenia podczas planowania projektu SoC

Jako dostawca procesorów IP obserwowaliśmy od różnych klientów, że podczas planowania projektu SoC biorą pod uwagę głównie następujące główne czynniki:

● Definicja produktu i kluczowe wskaźniki techniczne: Klienci ogólni określili rynki docelowe i scenariusze zastosowań, więc wczesne definicje produktów są stosunkowo jasne, takie jak wydajność procesora (częstotliwość, DMIPS / CoreMark i inne podstawowe wyniki testów) będą jasne. Wymagania dotyczące zakresu, lista wymagane inne peryferyjne IP oraz częstotliwość, obszar i pobór mocy całego układu.

● Charakterystyka sprzętu i ogólna architektura: następnym krokiem po określeniu definicji produktu jest podzielenie funkcji oprogramowania i sprzętu, określenie charakterystyki modułu sprzętowego i ogólnej architektury SoC (głównej struktury magistrali).Określ całą architekturę SoC poprzez określone aplikacje i analizę algorytmów, w tym strukturę magistrali, liczbę i połączenia Master / Slave, strukturę pamięci i specyficzne cechy kluczowych modułów IP.Weźmy na przykład procesor, czy potrzebujesz jednostek przetwarzania, takich jak DSP i FPU;struktura pamięci (ICache / DCache, instrukcja w chipie ściśle sprzężona SRAM, dane w chipie ściśle sprzężona SRAM) i pojemność oraz wymagana struktura magistrali systemowej.

● Ekologia oprogramowania i nawyki użytkowników: Ekologia oprogramowania i nawyki użytkowników są niewidoczne i niematerialne, ale mają zasadnicze znaczenie dla projektowania SoC.Środowisko programistyczne (IDE, SDK itp.), Podstawowy łańcuch narzędzi (kompilator, debugger itp.), Obsługa systemu operacyjnego ... Wszystko to jest związane z wydajnością i nawykami tworzenia oprogramowania klientów terminali chipowych.

● Kompleksowa opłacalność czasu, siły roboczej i kosztów kapitałowych: Wysoka opłacalność jest niezbędnym warunkiem sukcesu klientów komercyjnych.Każdy ma nadzieję na ukończenie projektowania i weryfikacji oprogramowania i sprzętu SoC w jak najkrótszym czasie i przy jak najmniejszym nakładzie siły roboczej.Oczywiście mają również nadzieję, że koszty własności intelektualnej, późniejsze taśmy, koszty pakowania i testowania to najbardziej rozsądne ceny.

Oczywiście priorytet lub waga tych czynników będzie inna dla każdego klienta.Od momentu powstania 2 lata temu firma Xinlai Technology była świadkiem lądowania RISC-V w Chinach.Początkowo w przypadku powstającego RISC-V większość firm projektowych SoC przyjęła postawę wyczekiwania ze względu na ekologię oprogramowania i nawyki użytkowników.Wraz z energicznym rozwojem całego ekosystemu oprogramowania i sprzętu RISC-V, coraz więcej klientów zaczyna wybierać RISC-V ze względu na korzyści wynikające z opłacalności, zróżnicowanych definicji produktów i elastycznej skalowalności.

2. Jakie są główne kryteria oparte na aktualnym głównym układzie SoC przy wyborze rdzenia IP procesora?Jak uzyskać zróżnicowany projekt?

Rzeczywiście istnieją pewne ujednolicone standardy wyboru adresu IP procesora podczas projektowania SoC, takie jak wskaźniki sprzętowe, wskaźniki oprogramowania, stabilność i cena.

Wskaźniki sprzętowe obejmują głównie:

● W ramach określonego procesu, częstotliwości, obszaru, parametrów zużycia energii i typowych wyników testów wydajności procesora (DMIPS, CoreMark itp.);

● Różne kombinacje zestawów instrukcji, takie jak 32-bitowy zestaw instrukcji RISC-V lub 64-bitowy zestaw instrukcji RISC-V, DSP, FPU o pojedynczej i podwójnej precyzji itp .;

● Struktura i rozmiar jednostki pamięci;

● Liczba i priorytet przerwań, szybkość odpowiedzi itp .;

● Obsługiwany typ interfejsu magistrali i współczynnik częstotliwości zegara itp.

Wskaźniki oprogramowania obejmują głównie:

● Doskonałe środowisko programistyczne i platforma programistyczna (IDE, SDK itp.);

● Dojrzały i stabilny łańcuch narzędzi (kompilator, emulator, debugger itp.);

● Standardowy interfejs oprogramowania i bogata biblioteka oprogramowania algorytmów itp .;

● Przyjazne wsparcie dla oprogramowania firm trzecich ((Segger, IAR, Lauterbach itp.);

● Obsługa standardowych systemów operacyjnych (RTOS, Linux itp.).

Stabilność wynika głównie z tego, że adres IP procesora musi być w pełni zweryfikowany i musi mieć wystarczającą odporność na różne procesy i platformy testowe.Cena obejmuje głównie opłaty autoryzacyjne oraz późniejsze koszty wsparcia i utrzymania.

Jak zapewnić klientom konkurencyjne i zróżnicowane projekty?To zawsze był kierunek, w którym Xinlai Technology eksploruje i ciężko pracuje.Obecnie bierzemy pod uwagę głównie następujące aspekty:

1) Wysoce konfigurowalny adres IP procesora

Wszystkie podstawowe adresy IP procesorów RISC-V zawierają bogactwo konfigurowalnych opcji.Klienci mogą skonfigurować wymagane parametry za pomocą interfejsu graficznego, aby spełnić wymagania dotyczące wydajności bez marnowania dodatkowych zasobów, takich jak liczba przerwań i priorytet, rozmiar pamięci ICache / DCache, czy potrzebujesz instrukcji na chipie i danych SRAM, liczba cykli mnożenia, itd. Następnie wygeneruj wymagany kod.

2) Skalowalność zestawu instrukcji RISC-V (instrukcje zdefiniowane przez użytkownika)

W definicji zestawu instrukcji RISC-V część przestrzeni kodowania została zarezerwowana na instrukcje zdefiniowane przez użytkownika, a Nuclei Technology zapewnia rozwiązanie rozszerzające NICE (Nuclei Instruction Co-Unit Extension).Klient analizuje algorytmy wymagające akceleracji sprzętowej i definiuje odpowiednie instrukcje zgodnie z zastosowaniem w określonej dziedzinie.Oparty na rdzeniu mikrojądra procesora RISC-V, interfejs NICE jest zarezerwowany do realizacji jednostki akceleracyjnej dla określonego pola.Jednostka akceleracyjna może współdzielić pamięć i inne zasoby z mikrojądrem procesora, co może znacznie poprawić współczynnik efektywności energetycznej, a także może pomóc klientom w szybkim opracowywaniu produktów o zróżnicowanej architekturze dla określonych dziedzin.

3) Moduł akceleracji sprzętowej dla pododdziałów

W przypadku projektów SoC w niektórych pododdziałach Sina Technology zapewnia również różne elastyczne rozwiązania akceleracji sprzętowej, takie jak moduły wzmocnienia fizycznego bezpieczeństwa procesora, dwurdzeniowy blokada, moduły wektorowe, moduły NPU itp.

3. Na jakie nowe technologie i trendy w projektowaniu układów SoC warto zwrócić uwagę?

Wraz z nadejściem ery 5G i AIoT rodzi się coraz więcej inteligentnych scenariuszy aplikacji, a także pojawia się trend „projektowania układów SoC definiowanych przez aplikacje i oprogramowanie”, co również stawia nowe wymagania w zakresie szybkiej iteracji produktu.Oznacza to, że projekt SoC wymaga:

● Skuteczniej rozwiązuj problemy konkretnych scenariuszy praktycznych

● Szybsza reakcja rynku

● Dzięki zróżnicowaniu funkcji i przewadze kosztowej

Myślę, że obecny projekt SoC ma głównie następujące kluczowe trendy:

● DSA (Domain Specific Architecture lub Domain Specific Accelerator), akcelerator koprocesorowy dla dedykowanych aplikacji

Celem DSA jest poprawa współczynnika efektywności energetycznej obliczeń, tak aby mogła lepiej sprostać zróżnicowaniu, bezpieczeństwu i terminowości projektowania SoC na rynku.Jak osiągnąć ten cel?Jedną z głównych koncepcji jest „specjalizacja w branży technicznej”.W dziedzinie sprzętu dedykowany sprzęt służy do zaspokojenia potrzeb określonych dziedzin.Ale to różni się od ogólnego sprzętu ASIC.DSA musi zaspokoić potrzeby danej dziedziny i rozwiązać rodzaj problemu, a nie pojedynczy problem, aby można było osiągnąć równowagę między elastycznością a specyficznością.Jeśli chodzi o pole procesora, DSA można interpretować jako akcelerator specyficzny dla domeny, czyli w oparciu o ogólne przetwarzanie, akcelerator dla niektórych pól jest rozszerzany w celu poprawy wydajności rozwiązywania problemów w tej dziedzinie.

● Platforma projektowa z pełnym stosem SoC

Platforma projektowa SoC z pełnym stosem może znacznie zmniejszyć tradycyjny cykl projektowania SoC i koszty projektowania.Kompleksowa platforma SoC może zapewnić kompleksowe rozwiązanie do projektowania oprogramowania i sprzętu SoC, ogólnie obejmujące podstawowy wspólny adres IP, architekturę SoC, przypadki testowe, system operacyjny, sterowniki oprogramowania, biblioteki algorytmów, narzędzia programistyczne i inne moduły wymagane do projektowania SoC.Obecnie firma Singular Technology uruchomiła rozwiązanie IP z pełnym stosem oparte na procesorze Singular RISC-V dla MCU, AIoT i innych obszarów aplikacji, w tym wstępnie zintegrowany ogólny szablon SoC (w tym podstawowa biblioteka IP Singular, ujednolicony adres IP interfejs i struktura magistrali itp.), sterowniki oprogramowania i sprzętu, biblioteka algorytmów NMSIS, przykłady w pełni przeszczepionych systemów operacyjnych oraz własne IDE / SDK firmy Corelay i inne środowiska programistyczne.Pozwól klientom zapewnić dostosowywanie na żądanie w projektowaniu SoC, nie marnuj zasobów, pomóż klientom zmniejszyć inwestycje w badania i rozwój oraz popraw wydajność i jakość badań i rozwoju.

● chiplet nowy tryb multipleksowania IP

W erze prawa post-Moore'a integracja chipów jest coraz wyższa, a projekt SoC staje się coraz bardziej skomplikowany.Aby zmniejszyć cały cykl projektowania układów SoC i całkowity koszt rozwoju, popularnym trendem stał się tryb Chiplet.Chiplet to tak naprawdę kość z określonymi funkcjami.Opierając się na modelu Chiplet, najpierw należy zdekomponować złożone funkcje, które należy zaimplementować, następnie opracować lub ponownie wykorzystać istniejące matryce z różnymi węzłami procesowymi, różnymi materiałami i różnymi funkcjami, a na koniec utwórz kompletny chip za pomocą technologii pakowania SiP (System in Package) .Więc Chiplet to nowy tryb multipleksowania IP dostarczany w postaci chipa.

Oprócz rozwiązania problemu niewspółosiowości obwodów cyfrowych i obwodów analogowych lub interfejsów w węzłach procesowych, Chiplet może również zapewnić większą elastyczność w projektowaniu SoC.Na przykład niektóre projekty SoC mają różne wymagania dotyczące liczby interfejsów lub kanałów analogowych w różnych scenariuszach.Jeśli wszystkie są zintegrowane na matrycy, brakuje im elastyczności i trudno jest osiągnąć optymalną wydajność, funkcję i obszar (znany również jako PPA)..Chiplet lepiej rozwiązuje problem elastyczności scenariuszy poprzez cyfrowe i analogowe.Oczywiście chiplet stoi również przed wieloma wyzwaniami, takimi jak standaryzacja interfejsów, a ogromna ilość danych między interfejsami powoduje wysokie zużycie energii spowodowane połączeniami między matrycami i matrycami.I inne kwestie.

4. Jakie wyzwania stoją przed obecnym projektem SoC w zakresie wydajności, zużycia energii i rozmiaru?Jakie jest rozwiązanie?

Wraz ze spowolnieniem prawa Moore'a, koszt zaawansowanej technologii (28nm-> 22nm-> 14nm-> 7nm-> 5nm) nadal rośnie, projekt SoC nie może już mieć tylko nadziei, że węzeł procesowy skurczy się, aby sprostać wymaganiom i wymagania dotyczące wielkości obszaru.

W projektowaniu SoC wydajność, funkcja i obszar często nie są spełnione w tym samym czasie i możemy tylko spróbować osiągnąć idealny kompromis.Na przykład technologie o niskim poborze mocy, takie jak bramkowanie zegara, bramkowanie mocy i wiele domen mocy, są używane bez wpływu na wydajność, ale koszt jest taki, że obszar będzie większy.Dlatego strategia kompromisu PPA nie ma spójnego standardu, ale konkretną analizę opartą na rzeczywistym zastosowaniu.

Dlatego uważam, że projekt SoC można zaprojektować tylko na żądanie, a wyzwanie PPA można lepiej rozwiązać, gdy jest to stosowne.Oczywiście ten projekt na żądanie znajduje odzwierciedlenie głównie we wspomnianych powyżej punktach wsparcia ponownego wykorzystania własności intelektualnej:

● Wysoko konfigurowalne multipleksowanie IP-różne parametry IP mogą być elastycznie konfigurowane zgodnie z wymaganiami PPA, bez marnowania powierzchni i zużycia energii w założeniu osiągnięcia wydajności;

● Platforma projektowa SOC z pełnym stosem - zgodnie z wymaganiami PPA można elastycznie wybierać wymagane moduły IP i używać ujednoliconego interfejsu IP, aby zmniejszyć obszar i zużycie energii połączeń międzysieciowych IP;zapewniają kompleksowe rozwiązanie dla oprogramowania i sprzętu oraz dodatkowo usprawniają koordynację oprogramowania i sprzętu Projekt, podział funkcji jest rozsądny, zmniejsza złożoność projektu sprzętu itp.

5. Jaka jest różnica między wymaganiami dotyczącymi projektowania układów SoC w Internecie rzeczy a polami przetwarzania brzegowego i komputerami przenośnymi / komputerami osobistymi?Jak wybrać odpowiedni rdzeń procesora?

Od komputerów osobistych po komputery mobilne (telefony komórkowe), projektowanie układów scalonych (w tym rozwój procesorów) opiera się głównie na pojedynczych aplikacjach i kluczowych produktach.Obecnie, gdy 5G, AIoT, Edge Computing i inne scenariusze rozwijają się i nie ma jasnych standardów i specyfikacji branżowych, scenariusze aplikacji są bardziej zróżnicowane, popyt jest bardziej rozdrobniony, popyt na pojedynczy produkt jest umiarkowany, a iteracja innowacji staje się szybszy.Istnieje również potrzeba szybszej reakcji rynku.Dlatego dostosowywanie konstrukcji układu SoC stało się trendem.Jako cały mózg kontrolny SoC, procesor, oprócz tradycyjnych wskaźników sprzętowych PPA, kompletnego podstawowego łańcucha narzędzi programowych i ekologii, jest ważniejszy dla elastyczności i skalowalności procesora, aby sprostać zróżnicowaniu i dywersyfikacji.Projektowanie i tworzenie barier technicznych.

ARM nie ma absolutnych zalet ekologicznych na tych wschodzących polach.Dlatego RISC-V, który jest otwarty i ma zalety techniczne, takie jak prostota, niskie zużycie energii, modułowość i skalowalność, będzie obiecujący w dziedzinie AIoT i obliczeń brzegowych oraz scenariuszy wymagających dostosowania.

Oprócz elastyczności technicznej, RISC-V może również przynieść znaczne korzyści kosztowe dla AIoT, przetwarzania brzegowego i innych dziedzin.Semico Research, międzynarodowa organizacja zajmująca się analizą rynku, wskazała w swoim raporcie zatytułowanym „Analiza rynku RISC-V: rynki wschodzące”, że szacuje się, że do 2025 r. Rynek będzie zużywał łącznie 62,4 miliarda rdzeni procesorów RISC-V, a Chiny będzie miał największą na świecie powierzchnię rynkową.