Aktualności

Na ostatnim Międzynarodowym Spotkaniu Urządzeń Elektronowych w 2020 r. (IEDM) Imec przedstawił artykuł na temat nowatorskiej bezkondensatorowej architektury komórkowej DRAM.

DRAM jest używany jako pamięć główna w systemach, a dzisiejsze najbardziej zaawansowane urządzenia są oparte na procesach od 18 do 15 nm.Fizyczny limit DRAM wynosi około 10 nm.

Sam DRAM jest oparty na architekturze komórki pamięci z jednym tranzystorem i jednym kondensatorem (1T1C).Problem polega na tym, że skalowanie lub zmniejszanie kondensatora w każdym węźle staje się coraz trudniejsze.

„Skalowanie tradycyjnych pamięci DRAM 1T1C poza gęstość matrycy 32 Gb wiąże się z dwoma głównymi wyzwaniami” - twierdzi Imec.„Po pierwsze, trudności ze skalowaniem tranzystorów macierzowych opartych na Si utrudniają utrzymanie wymaganej rezystancji linii poza prądem i światem przy zmniejszającym się rozmiarze ogniwa.Po drugie, integracja 3D i skalowalność - ostateczna droga do DRAM o dużej gęstości - jest ograniczona potrzebą kondensatora pamięci ”.

W dziedzinie badań i rozwoju branża pracuje nad różnymi technologiami pamięci nowej generacji, które mają zastąpić DRAM.Następnie niektórzy pracują nad sposobami rozszerzenia dzisiejszej pamięci DRAM przy użyciu nowych materiałów.

Na przykład firma Imec opracowała architekturę komórki DRAM, która wykorzystuje dwa cienkowarstwowe tranzystory indowo-galowo-cynkowo-tlenkowe (IGZO-TFT) bez kondensatora magazynującego.Komórki DRAM w konfiguracji 2T0C (2 tranzystory 0 kondensatorów) wykazują czas retencji dłuższy niż 400s dla różnych wymiarów ogniw.To z kolei zmniejsza częstotliwość odświeżania pamięci i zużycie energii.

Zdolność do przetwarzania IGZO-TFT w linii produkcyjnej back-end-of-line (BEOL) zmniejsza powierzchnię zajmowaną przez ogniwo i otwiera możliwość układania pojedynczych ogniw w stosy.

„Oprócz długiego czasu retencji, komórki DRAM oparte na IGZO-TFT mają drugą główną przewagę nad obecnymi technologiami DRAM.W przeciwieństwie do Si, tranzystory IGZO-TFT mogą być wytwarzane w stosunkowo niskich temperaturach i dzięki temu są kompatybilne z przetwarzaniem BEOL.Pozwala nam to na przeniesienie peryferii komórki pamięci DRAM pod macierz pamięci, co znacznie zmniejsza ślad kostki pamięci.Ponadto przetwarzanie BEOL otwiera drogę do układania poszczególnych komórek DRAM w stos, umożliwiając tym samym architekturę 3D-DRAM.Nasze przełomowe rozwiązanie pomoże zburzyć tak zwaną ścianę pamięci, umożliwiając pamięci DRAM nadal odgrywać kluczową rolę w wymagających zastosowaniach, takich jak przetwarzanie w chmurze i sztuczna inteligencja ”- powiedział Gouri Sankar Kar, dyrektor programu w Imec.

14 nm STT-MRAM
Również na IEDM IBM przedstawił artykuł na temat pierwszej na świecie wbudowanej technologii MRAM z przenoszeniem spinu i momentu obrotowego (STT-MRAM) w węźle procesowym 14 nm CMOS.

Technologia IBM STT-MRAM została zaprojektowana z myślą o aplikacjach wbudowanych i pamięci podręcznej w systemach mobilnych, pamięci masowej i innych.

Technologia pamięci nowej generacji, STT-MRAM, jest atrakcyjna, ponieważ charakteryzuje się szybkością SRAM i trwałością pamięci flash z nieograniczoną wytrzymałością.STT-MRAM to architektura jednotranzystorowa z komórką pamięci magnetycznego złącza tunelowego (MTJ).Wykorzystuje magnetyzm spinu elektronu, aby zapewnić nielotne właściwości chipów.Funkcje zapisu i odczytu dzielą tę samą ścieżkę równoległą w komórce MTJ.

Istnieją dwa typy STT-MRAM - samodzielne układy scalone i wbudowane.Samodzielny STT-MRAM jest dostarczany i używany w korporacyjnych dyskach półprzewodnikowych (SSD).

STT-MRAM ma również zastąpić dzisiejsze wbudowane pamięci flash NOR w mikrokontrolerach (MCU) i innych układach scalonych.STT-MRAM jest również przystosowany do aplikacji z pamięcią podręczną.

Dzisiejsze MCU integrują kilka komponentów na tym samym chipie, takich jak jednostka centralna (CPU), SRAM, wbudowana pamięć i urządzenia peryferyjne.Wbudowana pamięć służy do przechowywania kodu, który uruchamia urządzenie i umożliwia mu uruchamianie programów.Jeden z najpopularniejszych typów pamięci wbudowanej nosi nazwę pamięci flash typu NOR.Pamięć flash NOR jest wytrzymała i działa w aplikacjach wbudowanych.

Ale NOR jest na wyczerpaniu i trudno go skalować poza węzły 28nm / 22nm.Ponadto osadzony NOR lub eFlash staje się zbyt kosztowny w przypadku zaawansowanych węzłów.

W tym miejscu pasuje STT-MRAM - zastąpi osadzony NOR przy 28nm / 22nm i więcej.„Jednak te zaawansowane aplikacje były ograniczone dwoma kluczowymi wyzwaniami: 1) poprawą wydajności MTJ w celu zmniejszenia prądów zapisu przy jednoczesnym kontrolowaniu dystrybucji;oraz 2) zwiększenie obwodu MRAM / CMOS i gęstości komórek w celu zaawansowanego skalowania węzłów.Poprzednie wiodące prace, wszystkie w węzłach 28nm - 22nm, podkreśliły wyzwanie integracji MTJ o wąskim skoku w niewielkiej pionowej przestrzeni dostępnej między poziomami metalowymi BEOL - wyzwanie, które do tej pory uniemożliwiało rozwój węzła eMRAM 14nm ”- powiedział Daniel Edelstein , pracownik IBM w artykule.Inni przyczynili się do pracy.

„Tutaj przedstawiamy pierwszą technologię eMRAM w 14 nm węzłach.Używając makra eMRAM 2Mb, osiągamy integrację przy wąskim skoku MTJ (160nm), który mieści się w pionie między M1 a M2.Takie rozmieszczenie maksymalizuje wydajność obwodu eMRAM poprzez eliminację ułożonych w stosy pasożytów BEOL i zmniejsza rozmiar i koszt chipa, usuwając górne ścieżki okablowania dla logiki i zmniejszając całkowitą liczbę poziomów do okablowania dużych macierzy (mogą one wymagać poziomów n + 3 Cu dla MTJ umieszczonych na poziom Mn, stąd przewaga n = 1).Pokazujemy funkcjonalność odczytu i zapisu, w tym wydajność zapisu do 4ns, i pokazujemy, że moduł procesowy eMRAM może zostać dodany przy zachowaniu wymagań niezawodności logiki BEOL ”- powiedział Edelstein.

„Kilka innowacji procesu jednostkowego umożliwiło tę integrację, w tym nowatorska podlitograficzna elektroda dolna (BEL) z mikrostudem (μ-kołkiem), precyzyjna kontrola profilu wzoru MTJ i warstw dielektrycznych, zoptymalizowana metalizacja BEL / MTJ i zoptymalizowany niski współczynnik MTJ -k planaryzacja w obszarach macierzy i logiki - powiedział.

Nieidealny ReRAM
CEA-Leti zademonstrował technikę uczenia maszynowego wykorzystującą „nieidealne” cechy rezystancyjnej pamięci RAM (ReRAM).

Badacze pokonali kilka przeszkód, aby opracować oparte na pamięci ReRAM urządzenia na obrzeżach komputerów.

Uczenie maszynowe, podzbiór sztucznej inteligencji, wykorzystuje sieć neuronową w systemie.Sieć neuronowa przetwarza dane i identyfikuje wzorce w systemie.Następnie dopasowuje określone wzorce i uczy się, które z tych atrybutów są ważne.

Tymczasem ReRAM jest również typem pamięci nowej generacji.Pamięć ReRAM ma mniejsze opóźnienia odczytu i szybszą wydajność zapisu niż dzisiejsze pamięci flash.W pamięci ReRAM napięcie jest przykładane do stosu materiałów, powodując zmianę rezystancji, która rejestruje dane w pamięci.

Jednak ReRAM jest trudny do opracowania.Tylko nieliczni dostarczyli części na rynek.Są inne problemy.„Obecne podejścia zazwyczaj wykorzystują algorytmy uczenia się, których nie można pogodzić z nieodłącznymi nieidealnościami pamięci rezystancyjnej, szczególnie ze zmiennością cyklu po cyklu” - powiedział Thomas Dalgaty z CEA-Leti in Nature Electronics, czasopisma technologicznego.

„W tym miejscu opisujemy schemat uczenia maszynowego, który wykorzystuje zmienność memrystorów w celu zaimplementowania próbkowania Monte Carlo w łańcuchu Markowa w sfabrykowanej tablicy 16 384 urządzeń skonfigurowanych jako bayesowski model uczenia maszynowego” - powiedział Dalgaty.„Nasze podejście wykazuje odporność na degradację urządzeń przy dziesięciu milionach cykli wytrzymałościowych, a na podstawie symulacji na poziomie obwodów i systemu szacuje się, że całkowita energia wymagana do trenowania modeli jest rzędu mikrodrożli, co jest zauważalnie niższe niż w przypadku modeli uzupełniających podejścia oparte na metal-tlenek-półprzewodnik (CMOS). ”(od: Mark LaPedus)