Aktualności

Podłoże do pakowania CSP
CSP (pakiety w skali chipowej)
Chip Scale Packaging (CSP) wykorzystuje technologię drobnego wzoru, bardzo małe przelotki, ultracienką folię miedzianą i budowanie struktury dla projektów o wysokiej gęstości i elastyczności.Podłoże CSP zapewnia wysoką niezawodność zarówno w połączeniu, jak i izolacji.
 

Cechy

Drobna technologia wzornictwa dla projektowania o wysokiej gęstości
Zbuduj strukturę zapewniającą dużą elastyczność projektowania
Wysoka niezawodność w połączeniu i izolacji
Przyjęcie materiału o niskim współczynniku rozszerzalności cieplnej odpowiedniego dla PoP

Żywica BT

Liczba warstw 2~6

Linia i przestrzeń 0,020 mm / 0,020 mm

Rozmiar opakowania 3x3mm ~ 19x19mm

Grubość płyty 0,13 mm

Podłoże opakowaniowe FCCSP
FC-CSP (Flip Chip) CSP
Flip Chip CSP (FC CSP) wykorzystuje technologię flip chip bumping zamiast spajania drutem, aby połączyć podkładki wypukłe na podłożu bezpośrednio z podkładkami łączącymi chipa.Dzięki układowi o dużej gęstości i mniejszym rozmiarom opakowania technologia ta zapewnia redukcję kosztów.
 

Cechy

Wysoka liczba we/wy i krótkie połączenia międzysieciowe.
Wysoka gęstość układu.
Redukcja kosztów dzięki mniejszemu rozmiarowi opakowania.
Drobny wzór i drobny skok wypukłości
Ciasna tolerancja pozycji oparcia lutowania
Technologia odbijania chipów

Żywica BT

Liczba warstw 2~6

Linia i przestrzeń 0,020 mm / 0,020 mm

Skok nierówności 0,15 mm

Micro Via i Land 0,065 mm / 0,135 mm

Podłoże do pakowania PBGA

Plastic Ball Grid Array (PBGA) łączy chip z podłożem i otacza go plastikową masą do formowania.Zoptymalizowana konstrukcja podłoża zapewnia lepszą wydajność termiczną i elektryczną oraz stabilność wymiarową przy pakowaniu na opakowaniu.

Cechy

Optymalizacja projektu podłoża z uwzględnieniem parametrów termicznych i elektrycznych
Mniejszy skok piłki i cieńsza grubość opakowania
Wysoka wydajność elektryczna dzięki krótkiej długości przewodu
Proces wytrawiania z powrotem
Dostępne zarówno do łączenia typu Flip-chip, jak i drutu
Okablowanie o wysokiej gęstości w procesie póładdytywnym
Formowanie drobnego wzoru w celu wiązania w technologii śladowej
Stabilność wymiarów podłoża do opakowania na opakowaniu
Bezołowiowa konstrukcja płyty do wzajemnych połączeń

Żywica BT

Liczba warstw 2~6

Linia i przestrzeń 0,020 mm / 0,020 mm

Rozmiar opakowania 21x21mm ~ 35x35mm

Grubość płyty 0,21 mm

Podłoże do pakowania BOC
BOC (deska na chipie)
W konstrukcjach Board On Chip (BOC) podłoże jest połączone ze stroną z obwodem matrycy, a wiązania drutowe są połączone między przewodnikami podłoża i podkładkami łączącymi na matrycy.
 

Cechy

Szczeliny dziurkowane dla pozycji o niskim koszcie i wysokiej dokładności
Niskokosztowe routowane sloty
Drobna technologia wzornictwa dla projektowania o wysokiej gęstości
Zmniejsz szum sygnału, używając krótkiej ścieżki elektrycznej

Żywica BT

Liczba warstw 2~4

Linia i przestrzeń 0,030 mm / 0,030 mm

Tolerancja rozmiaru szczeliny +/- 0,05 mm

Grubość płyty 0,13 mm

Podłoże opakowaniowe FMC
FMC (karta pamięci flash)
Karta pamięci flash (FMC) jest podłożem dla urządzeń pamięci flash, które z łatwością przechowują, odczytują i zapisują dane.
 

Cechy

Planaryzacja powierzchni PSR
Miękka / twarda płyta Au i jasność
Kontrola wypaczenia podłoża

Materiał Żywica BT

Liczba warstw 2~6

Linia i przestrzeń 0,040 mm / 0,040 mm

Grubość płyty 0,13 mm

Wykończenie powierzchni Twarde Au 5um/0,5um, Miękkie Au 5um/0,3um

Inne, takie jak podłoże do pakowania Sip, podłoże do pakowania MEMS / CMOS, podłoże MiniLED, podłoże do pakowania chipów LED, podłoże MCP itp.

Aplikacje:

Karta pamięci flash/pamięć NAND, DRAM, DDR2, GDDDR4, GDDDR5, mikroprocesory / kontrolery, układy ASIC, macierze bramek, pamięć, DSP, PLD, układy graficzne i PC, telefonia komórkowa, telekomunikacja bezprzewodowa, karty PCMCIA, laptopy, kamery wideo, napędy dysków, PLD,

Procesor aplikacji mobilnych Pasmo podstawowe, SRAM, DRAM, pamięć flash, cyfrowe pasmo podstawowe, procesor graficzny, kontroler multimediów, procesor aplikacji.